

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Indice

1. FORMATO DI TIPO I E INDIRIZZAMENTO TRAMITE BASE E OFFSET 3

2. ESECUZIONE DELLE ISTRUZIONI DI TRASFERIMENTO DATI LW E SW 5

3. SEGNALI DI CONTROLLO PER LE ISTRUZIONI DI TRASFERIMENTO DATI LW E SW 7

BIBLIOGRAFIA 11

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

1. Formato di Tipo I e Indirizzamento tramite Base e Offset

Illustriamo la parte del circuito della CPU a ciclo singolo MIPS per le istruzioni di trasferimento dati *Load Word* e *Store Word*. L'implementazione Hardware rispecchia le scelte progettuali fatte nella definizione delle sequenze che rappresentano tali istruzioni in *Linguaggio Macchina*, quindi è utile richiamare brevemente le nozioni di base.

La strutturazione del *Linguaggio Macchina* fornisce tutte le informazioni che definiscono l'azione associata all'istruzione da eseguire e le modalità per il reperimento dei dati mediante il **Formato** e la **Modalità di Indirizzamento** associati all'istruzione**.**

Il FORMATO suddivide concettualmente la sequenza di 32 bit che rappresenta l'istruzione in sottosequenze, dette CAMPI, i cui contenuti rappresentano specifiche informazioni determinate univocamente dalle regole sintattiche dell'istruzione.

La MODALITÀ DI INDIRIZZAMENTO stabilisce come utilizzare le informazioni fornite dai campi del Formato per il reperimento dei dati coinvolti nell'esecuzione dell'istruzione.

Le istruzioni di **trasferimento dati** svolgono le operazioni di spostamento di valori tra la Memoria principale e i registri del processore gestendo accessi in **lettura** e **scrittura** tra questi blocchi.

L'istruzione LOAD WORD *lw* LEGGE una *parola* di Memoria e la scrive in un Registro.

L'istruzione STORE WORD *sw* SCRIVE in una *parola* di Memoria il contenuto letto da un Registro.

L'**indirizzo del Registro** coinvolto nell'operazione di lettura o scrittura viene fornito in un campo di 5 bit dell'istruzione.

L'**indirizzo di Memoria** cui accedere in lettura o scrittura è relativo al primo Byte della *parola* (in base all'approccio *Big-endian*), e viene calcolato utilizzando la Modalità di **Indirizzamento TRAMITE BASE E OFFSET** mediante la seguente regola,

INDIRIZZO DI MEMORIA =

contenuto del ***Registro BASE + OFFSET*** *Esteso di segno* a 32 bit.

dove l'OFFSET, numero intero rappresentato con 16 bit, fornisce il numero di *locazioni* da aggiungere rispetto ad un *indirizzo Base* contenuto in un ulteriore registro detto *Registro Base.*

Anche l'indirizzo del *Registro Base* è fornito in un campo di
5 bit dell'istruzione.

L'*Estensione del segno* della sequenza binaria che rappresenta l'*OFFSET*, contenuta in un campo di 16 bit detto *immediato*, è necessaria in quanto l'addizione con il contenuto del Registro BASE è eseguita dall'Unità Aritmetico-Logica (ALU) che richiede operandi di 32 bit. L'estensione del segno aggiunge i bit a

PEGASO
Università Telematica


Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

sinistra della sequenza ponendo il loro valore uguale a quello del bit di segno. In base alle proprietà della *Notazione in complemento a* 2, l'estensione del segno non cambia il valore rappresentato.

Le istruzioni ***lw*** e ***sw*** sono codificate in Linguaggio Macchina MIPS utilizzando il **FORMATO di Tipo I** che deve la sua denominazione al fatto che un campo contiene un numero intero rappresentato in *Notazione in complemento a* 2. Questo numero fornisce il valore di un dato dell'istruzione detto *operando immediato*. Quindi la lettera I è l'iniziale della parola *Immediato*.

Le posizioni delle informazioni nella sequenza di 32 bit che rappresenta l'istruzione in Linguaggio Macchina sono esemplificate nel seguente schema usando la notazione Istruzione[h, k] per indicare le posizioni dei bit nei campi:

FORMATO di Tipo I



op: **Istruzione[31-26]**

6 bit, campo *Codice Operativo* che indica sia che il Formato è di Tipo I, sia la specifica operazione dell'istruzione;

rs: **Istruzione[25-21]**


5 bit, *indirizzo* del Registro BASE;

rt: **Istruzione[20-16]**

5 bit, *indirizzo* del Registro in cui SCRIVERE per *Load Word*, oppure da cui LEGGERE per *Store Word*;

immediato: **Istruzione[15-0]**

16 bit, OFFSET costituito da un numero intero rappresentato in *Notazione in complemento a* 2. La relazione tra la sintassi delle istruzioni *lw* e *sw* del Linguaggio Assembly MIPS e il Formato di Tipo I delle relative istruzione in Linguaggio Macchina è la stessa per le due istruzioni ed è esemplificata nel seguente schema:



Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

2. Esecuzione delle istruzioni di trasferimento dati lw e sw

Le **operazioni comuni** alla esecuzione di tutte le istruzioni sono costituite dalla fase di Prelievo dell'istruzione dalla Memoria, e dalla lettura anticipata dei Registri mentre l'Unità di Controllo produce i *segnali di controllo* sulla base del *Codice operativo*.

Le **operazioni specifiche** relative alle istruzioni ***LOAD word*** e ***STORE word*** hanno una parte comune costituita dal:


CALCOLO DELL'INDIRIZZO DI MEMORIA

che viene effettuato dall'ALU addizionando il contenuto del Registro BASE (letto anticipatamente) e l'OFFSET nel campo Istruzione[15-0] modificato con l'*Estensione del segno* a 32 bit.

Si differenziano per le **MODALITÀ DI ACCESSO**:

LOAD WORD

La seguente figura evidenzia in rosso la computazione nella parte del circuito della CPU a ciclo singolo coinvolta per **LOAD word**:




- **LETTURA** della *parola* di **Memoria** utilizzando l'indirizzo calcolato dall'ALU.
- **SCRITTURA** nel **Registro** destinazione usando l'indirizzo nel campo **Istruzione[20-16]**.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

STORE WORD

La figura evidenzia in rosso la computazione nella parte del circuito della CPU a ciclo singolo coinvolta per **STORE word**:



- Il **DATO da SCRIVERE** proviene direttamente dal terminale output **Dato letto 2** del blocco dei **Registi**, disponibile dalla lettura anticipata del Registro con indirizzo nel campo **Istruzione[20-16]**.
- **SCRITTURA del DATO** nella *parola* di **Memoria** utilizzando l'indirizzo calcolato dall'ALU.

La lettura anticipata dei due Registri del processore determina un RISPARMIO DI TEMPO poiché il valore sul terminale *output Dato letto 1* è disponibile come operando dell'ALU fornendo il contenuto del registro BASE per il calcolo dell'indirizzo di Memoria subito dopo la decodifica del *Codice Operativo*.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).


3. Segnali di controllo per le istruzioni di trasferimento dati lw e sw

Esaminiamo i *segnali di controllo* che consentono di effettuare le operazioni specifiche relative all'esecuzione delle istruzioni di **trasferimento dati *LOAD word*** e ***STORE word***.

CALCOLO DELL'INDIRIZZO DI MEMORIA:

Registro BASE + OFFSET esteso di segno a 32 bit

Parte del circuito coinvolta COMUNE A ENTRAMBE le istruzioni:



L'ALU riceve come PRIMO OPERANDO il valore contenuto nel REGISTRO BASE che proviene direttamente dal terminale

output ***Dato letto*1** del blocco dei **Registri**, reso disponibile dalla lettura anticipata del Registro con indirizzo nel campo Istruzione[25-21].


Il SECONDO OPERANDO proviene dal *multiplexer* che in base al valore del ***segnale di controllo ALUSrc*** = 1 sceglie l'*output* del ***dispositivo combinatorio*** che effettua l'***Estensione del segno*** a 32 bit dell'*OFFSET* contenuto nei 16 bit del *campo immediato* Istruzione[15-0] ricevuto in *input*.

L'ALU effettua l'**ADDIZIONE** degli operandi in base ai valori dei 4 bit dei *segnali di controllo* denotati con *Controllo ALU*, calcolati dall'*Unità di Controllo* in base al *Codice Operativo* Istruzione[31-26].

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

MODALITÀ DI ACCESSO per *LOAD WORD*

La parte del circuito coinvolta è evidenziata in figura:



La MEMORIA DATI viene **LETTA** utilizzando l'**indirizzo fornito sul terminale *output* del Risultato calcolato dall'ALU**.

La MEMORIA DATI è protetta in lettura, quindi la **LETTURA** deve essere **attivata** mediante il valore del *segnale di controllo* ***MemRead* = 1**.

Il *multiplexer* a destra sceglie il **dato LETTO dalla Memoria** in base al valore del *segnale di controllo* ***MemtoReg* = 1**, fornendo il **DATO da scrivere nel Registro**.

Il *multiplexer* a sinistra sceglie il campo **Istruzione[20-16]** in base al valore del *segnale di controllo* ***RegDst* = 0**, fornendo l'**INDIRIZZO del Registro in cui SCRIVERE**.


I REGISTRI sono protetti in scrittura, quindi la **SCRITTURA** deve essere **attivata** dal valore del *segnale di controllo* ***RegWrite* = 1**.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

MODALITÀ DI ACCESSO per *STORE WORD*

La parte del circuito coinvolta è evidenziata in figura:



Il **DATO da SCRIVERE in Memoria** proviene direttamente dai **terminali *output* del Dato letto 2 dei Registi** del processore, reso disponibile dalla lettura anticipata del Registro con indirizzo nel campo Istruzione[20-16].

La MEMORIA DATI viene **SCRITTA** utilizzando l'**indirizzo fornito sul terminale *output* del Risultato calcolato dall'ALU**.

La Memoria è protetta in scrittura, quindi la **SCRITTURA** deve essere **attivata** mediante il valore del *segnale di controllo* ***MemWrite* = 1**.

Nella seguente Tabella sono riportati gli effetti determinati dai valori dei *segnali di controllo* di 1 bit coinvolti nell'esecuzione delle **istruzioni di trasferimento dati *LOAD word* e *STORE word***.

Osserviamo che in molti casi il valore 1 corrisponde ad una risposta affermativa per l'esecuzione dell'operazione rappresentata dal nome del segnale.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Segnale	*valore* 0	*valore* 1
Scrittura dei Registri del processore		
RegDst	Indirizzo registro scritto da *Istruzione*[20–16] (Tipo I)	Indirizzo registro scritto da *Istruzione*[15–11] (Tipo R)
MemtoReg	Dato scritto nel registro proviene dall'ALU	Dato scritto nel registro proviene dalla Memoria
RegWrite	Disattiva scrittura dei Registri	Attiva scrittura dei Registri
Scrittura e lettura della Memoria		
MemWrite	Disattiva scrittura della Memoria	Attiva scrittura della Memoria
MemRead	Disattiva lettura della Memoria	Attiva lettura della Memoria
Secondo operando ALU		
ALUSrc	Secondo operando ALU dal registro *Dato Letto* 2	Secondo operando ALU da *Estensione segno* di *Istruzione*[15–0]

A questi vanno aggiunti i 4 bit del *segnale di controllo* denotato con **Controllo ALU** che gestiscono le operazioni dell'ALU, forniti dall'*Unità di Controllo* in base al campo *funct* in *Istruzione*[5-0]:

istruzione eseguita	campo *funct* *Istruzione*[5–0]	*valore dei 4 bit* **Controllo ALU** *Ainvert*	*Bnegate*	*Operation* S_1S_0
and	100100	0	0	00
or	100101	0	0	01
add	100000	0	0	10
sub	100010	0	1	10
nor	100111	1	1	00

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Bibliografia

- D. A. Patterson, J. L. Hennessy, "Struttura e progetto dei calcolatori", Zanichelli.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).